加州山景城2020年6月3日 /美通社/ --
摘要：
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）今天宣布推出基于TSMC 5奈米制程的業(yè)界最廣泛的高品質(zhì)IP組合， 用于高性能計算片上系統(tǒng)（SoC）的開發(fā)?；谂_積公司制程技術的DesignWare® IP核組合，包括最廣泛使用的高速協(xié)議接口IP和基礎IP，用于加速高端云計算、AI加速器、網(wǎng)絡和存儲應用的片上系統(tǒng)開發(fā)。新思科技市場領先的DesignWare IP核和臺積公司5奈米制程的結(jié)合，使設計人員能夠滿足設計性能、功耗和面積要求，同時降低集成風險。
臺積公司設計基礎架構行銷事業(yè)部資深經(jīng)理Suk Lee表示：“我們與新思科技的長期合作為雙方共同的客戶帶來基于臺積公司最先進制程技術的DesignWare IP核，令客戶能夠在包括高性能計算在內(nèi)的廣泛市場應用上，實現(xiàn)一次性流片成功。新思科技采用臺積公司先進制程技術的DesignWare IP，幫助設計人員迅速將必要的功能融入設計，同時受益于我們最先進的5奈米制程技術的顯著功耗和性能提升。”
新思科技IP核營銷與戰(zhàn)略高級副總裁John Koeter表示：“近二十年來，新思科技一直為臺積公司每一代工藝技術提供高品質(zhì)DesignWare IP，具有無與倫比的功耗、性能和面積優(yōu)勢。通過在臺積公司5奈米工藝技術上提供業(yè)界最廣泛的接口和基礎IP組合，新思科技正在幫助我們的共同客戶加快發(fā)展，迎接高性能計算片上系統(tǒng)的新時代?！?/p>
上市和資源
針對高性能計算片上系統(tǒng)的臺積公司 5奈米工藝技術的DesignWare Interface和foundationIP，計劃在2020年第二季度末發(fā)布。查詢詳情，請訪問
DesignWare IP核簡介
新思科技是面向芯片設計提供高質(zhì)量、硅驗證IP核解決方案的領先供應商。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全IP、嵌入式處理器和子系統(tǒng)。為了加速原型設計、軟件開發(fā)以及將IP集成到芯片，新思科技IP Accelerated計劃提供IP原型設計套件、IP軟件開發(fā)套件和IP子系統(tǒng)。新思科技對IP品控的大量投入、全面的技術支持以及強大的IP開發(fā)方法使設計人員能夠降低整合風險，并加快上市時間。垂詢DesignWare IP核詳情，請訪問https://www.synopsys.com/designware-ip.html。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是眾多創(chuàng)新型公司的 Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們?nèi)粘Ｋ蕾嚨碾娮赢a(chǎn)品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者，并且在軟件安全和質(zhì)量解決方案方面也發(fā)揮著越來越大的領導作用。無論您是創(chuàng)建高級半導體的片上系統(tǒng)(SoC)設計人員，還是編寫需要最高安全性和質(zhì)量的應用程序的軟件開發(fā)人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創(chuàng)新性的、高質(zhì)量的、安全的產(chǎn)品。有關更多信息，請訪問www.synopsys.com。
編輯聯(lián)系人：
Camille Xu
新思科技
電郵：wexu@synopsys.com
Kelly James
新思科技
電郵：kellyj@synopsys.com
