加州山景城2020年2月13日 /美通社/ -
重點：
新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布，全球先進(jìn)半導(dǎo)體技術(shù)領(lǐng)導(dǎo)者三星已經(jīng)采用新思科技定制設(shè)計平臺，基于Custom Compiler?設(shè)計環(huán)境，為其采用遠(yuǎn)紫外(EUV)光刻技術(shù)的5納米早期低功耗(LPE)工藝進(jìn)行IP設(shè)計。為了支持部署，三星和新思科技已經(jīng)共同開發(fā)了針對該平臺的模擬/混合信號(AMS)參考流程，以及5LPE可互操作工藝設(shè)計套件(iPDK)，并且現(xiàn)在能夠提供給三星的客戶使用。這個參考流程充分利用Custom Compiler的視覺輔助自動化技術(shù)，幫助提升開發(fā)者的工作效率，以更快速度完成設(shè)計。
三星IP開發(fā)團(tuán)隊副總裁Jongshin Shin表示：“5G、人工智能、高性能計算和汽車應(yīng)用等日益增長，推動了客戶采用5LPE工藝技術(shù)的需求。為了提升這個工藝節(jié)點開發(fā)者的效率，我們與新思科技合作開發(fā)AMS參考流程，并為我們自己的內(nèi)部設(shè)計團(tuán)隊部署這一流程。”
新思科技定制設(shè)計平臺是首款面向三星5LPE工藝并提供AMS參考流程支持的定制設(shè)計解決方案。這個定制設(shè)計平臺的主要特征包括可靠性感知驗證、參數(shù)提取融合技術(shù)和視覺輔助版圖設(shè)計。可靠性感知驗證可以確保進(jìn)行可靠的AMS設(shè)計，并帶有簽核（Sign-off）精度的晶體管級EM/IR分析、大規(guī)模蒙特卡洛仿真、老化分析和其它驗證檢查。采用StarRC?寄生參數(shù)提取的參數(shù)提取融合技術(shù)通過在版圖設(shè)計完成之前，支持精確的寄生仿真，來縮短設(shè)計收斂時間。視覺輔助自動化是一種減少版圖設(shè)計工作量的開創(chuàng)性方法，尤其適用于先進(jìn)節(jié)點設(shè)計，它已被證明能夠提升工作效率。
三星已經(jīng)為其內(nèi)部IP設(shè)計團(tuán)隊部署了基于新思科技定制設(shè)計平臺的完整設(shè)計流程，以便加速5LPE IP設(shè)計。相同的平臺也在被新思科技使用，為三星5LPE工藝設(shè)計業(yè)內(nèi)最廣為使用的經(jīng)過硅驗證的IP -- Synopsys DesignWare® Library。新思科技的定制設(shè)計平臺以Custom Compiler電路設(shè)計和版圖設(shè)計環(huán)境為基礎(chǔ)，包含HSPICE®、FineSim® SPICE和CustomSim? FastSPICE電路仿真；Custom WaveView?波形顯示；StarRC寄生參數(shù)提取以及IC Validator物理驗證。
5LPE參考流程包含一系列教程，以闡明怎樣利用新思科技定制平臺來達(dá)到5納米電路和版圖設(shè)計的關(guān)鍵要求。這些教程包含樣例設(shè)計數(shù)據(jù)和步驟介紹說明，支持完成典型的電路和版圖設(shè)計任務(wù)。所覆蓋的任務(wù)包含：
該參考流程可以通過三星SAFE?計劃獲取，這項計劃提供經(jīng)過廣泛測試的三星工藝設(shè)計套件(PDK)和參考流程（附帶設(shè)計方法）。
新思科技芯片設(shè)計事業(yè)部產(chǎn)品管理副總裁Aveek Sarkar表示：“在以期利用現(xiàn)有設(shè)計工具更快取得結(jié)果的需求推動下，客戶正在加速轉(zhuǎn)向使用Custom Compiler。此次合作，能夠讓我們共同的客戶，包括三星內(nèi)部IP開發(fā)者，最大限度地提升開發(fā)者的工作效率，并以更快的速度完成設(shè)計。”
欲了解更多新思科技定制設(shè)計平臺詳情，請訪問www.customcompiler.info。
