新竹2017年3月30日電 /美通社/ -- ASIC設計服務暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation, TWSE: 3035)今日發(fā)表基于聯(lián)電40eHV與40LP工藝的新一代內存編譯器(SRAM compiler)。該編譯器結合聯(lián)電最新的0.213um2存儲單元(bit cell)技術與智原科技的優(yōu)化存儲器外圍電路設計，可自動輸出具有世界最小單元面積的存儲區(qū)塊，尤其在40eHV的工藝節(jié)點，可顯著地為行動裝置顯示器驅動芯片(MDDI)相關應用降低成本。
聯(lián)電推出40eHV與40LP工藝較小的0.213um2儲存單元后，智原立即率先推出相對應的SRAM編譯器。相較于原先的0.242um2版本，新推出的編譯器在各種不同存儲大小與結構配置條件下，可縮小存儲面積比例達15%~30%。而透過智原優(yōu)化的存儲器外圍電路，可在不影響性能的情況下進一步縮小面積、降低功耗；相較于某些使用相同0.213um2儲存單元的客制化存儲器，智原的方案可減少面積的比例約20%，為Full HD與WQHD顯示器驅動芯片等講究SRAM IP面積的應用提供關鍵性的競爭優(yōu)勢。
智原科技總經理王國雍表示：“40納米將是生命周期很長的工藝，而聯(lián)電的40納米工藝無論在IP、成本、良率與產能上都相當具有競爭力。智原將持續(xù)強化40納米的IP解決方案，相信這個0.213um2的內存編譯器將可為客戶帶來立即而明顯的效益。”
關于智原科技
智原科技(Faraday Technology Corporation, TWSE: 3035)為專用集成電路(ASIC)設計服務暨知識產權(IP)研發(fā)銷售領導廠商，總公司位于臺灣新竹科學園區(qū)，并于中國大陸、美國、日本與歐洲設有研發(fā)、營銷據點。重要的IP產品包括：I/O、標準單元庫、Memory Compiler、兼容ARM指令集CPU、DDR 2/3/4、低功耗DDR 1/2/3、MIPI、V-by-One、USB 3.X、10/100/1000 Ethernet、Serial ATA、PCI Express、可編程高速SerDes，以及數百個外設數字及混合訊號IP。更多信息，請瀏覽智原科技網站www.faraday-tech.com或關注微信號faradaytech。
